IEEE Std P1800.2/D7, November 2016 Borrador de estándar aprobado por IEEE para el manual de referencia del lenguaje de metodología de verificación universal
Institute of Electrical and Electronics Engineers (IEEE)
Alcance
La Metodología de Verificación Universal (UVM) puede mejorar la interoperabilidad, reducir el costo del uso de la Propiedad Intelectual (IP) para nuevos proyectos o herramientas de automatización de diseño electrónico (EDA) y facilitar la reutilización de los componentes de verificación. En general, el uso de este estándar reducirá los costos de verificación. y mejorar la calidad del diseño en toda la industria. Las audiencias principales de este estándar son...