Institute of Electrical and Electronics Engineers (IEEE)
Alcance
Se proporciona la Metodología de Verificación Universal (UVM) que puede mejorar la interoperabilidad, reducir el costo del uso de propiedad intelectual (IP) para nuevos proyectos o herramientas de automatización de diseño electrónico (EDA) y facilitar la reutilización de los componentes de verificación. reducirá los costos de verificación y mejorará la calidad del diseño en toda la industria. Las audiencias principales para esto...