Institute of Electrical and Electronics Engineers (IEEE)
Alcance
La Metodología de Verificación Universal (UVM) puede mejorar la interoperabilidad, reducir el costo del uso de la Propiedad Intelectual (IP) para nuevos proyectos o herramientas de automatización de diseño electrónico (EDA) y facilitar la reutilización de los componentes de verificación. En general, el uso de este estándar reducirá los costos de verificación y mejorará la calidad del diseño en toda la industria. Los destinatarios principales de este estándar son los i...