GB/T 43536.2-2023
Circuitos integrados 3D Parte 2: Requisitos de calibración para chips apilados de paso fino (Versión en inglés)

Estándar No.
GB/T 43536.2-2023
Idiomas
Chino, Disponible en inglés
Fecha de publicación
2023
Organización
General Administration of Quality Supervision, Inspection and Quarantine of the People‘s Republic of China
Ultima versión
GB/T 43536.2-2023
 
Introducción
Esta norma técnica aborda los requisitos de calibración para chip stacking a microdistancia en tecnologías tridimensionales de integración de circuitos. Define las especificaciones necesarias para garantizar la precisión y el rendimiento de estos componentes electrónicos avanzados, proporcionando directrices detalladas para la implementación efectiva.

GB/T 43536.2-2023 Historia

  • 2023 GB/T 43536.2-2023 Circuitos integrados 3D Parte 2: Requisitos de calibración para chips apilados de paso fino

Temas especiales sobre estándares y normas

Chip de circuito integrado de microondas universal

estándares y especificaciones

BS 3934-5:1992 Mechanical standardization of semiconductor devices-Recommendations for tape automated bonding (TAB) of integrated circuits DIN EN 62148-21:2017 Componentes y dispositivos activos de fibra óptica - Estándares de interfaz y paquetes - Parte 21: Guía de diseño de interfaz eléctrica de paquetes PIC IEC 62148-21:2021 Componentes y dispositivos activos de fibra óptica - Estándares de interfaz y paquetes - Parte 21: Directrices de diseño de interfaz eléctrica de paquetes PIC SJ 20711-1998 Especificaciones generales para sistemas de exposición escalonada y repetida IPC SMC-WP-003-1993 Tecnología de montaje de chips (CMT IEC 62148-21:2019 Componentes y dispositivos activos de fibra óptica - Estándares de interfaz y paquetes - Parte 21: Guía de diseño de interfaz eléctrica de paquetes PIC EN IEC 62148-21:2019 Componentes y dispositivos activos de fibra óptica - Estándares de interfaz y paquetes - Parte 21: Guía de diseño de interfaz eléctrica de paquetes PIC BS EN IEC 62148-21:2019 Componentes y dispositivos activos de fibra óptica. Estándares de interfaz y paquetes: guía de diseño de interfaz eléctrica de paquetes PIC que utilizan BS IEC 63011-2:2018 Circuitos integrados. Circuitos integrados tridimensionales: alineación de troqueles apilados con interconexión de paso fino IEC 62530-2:2023 Manual de referencia del lenguaje de la metodología de verificación universal SystemVerilog - Parte 2

GB/T 43536.2-2023 - todas las partes

GB/T 43536.1-2023 Circuitos integrados tridimensionales Parte 1: Términos y definiciones GB/T 43536.2-2023 Circuitos integrados 3D Parte 2: Requisitos de calibración para chips apilados de paso fino


© 2025 Reservados todos los derechos.