IEEE Unapproved Draft Std P1800/D8, Feb, 2009 Borrador del estándar IEEE para SystemVerilog: lenguaje de verificación, especificación y diseño de hardware unificado
Institute of Electrical and Electronics Engineers (IEEE)
Alcance
Este estándar representa una fusión de dos estándares anteriores: IEEE Std 1364(TM)-2005 Verilog lenguaje de descripción de hardware (HDL) y IEEE Std 1800-2005 SystemVerilog unificado diseño, especificación y lenguaje de verificación de hardware. El estándar SystemVerilog 2005 define extensiones al Estándar Verilog 2005. Estos dos estándares fueron diseñados para usarse como un solo lenguaje. Fusionando la base Verilog...