IEEE P1800/D5, February 2012
Borrador del estándar IEEE para System Verilog: lenguaje de verificación, especificación y diseño de hardware unificado

Estándar No.

IEEE P1800/D5, February 2012

Fecha de publicación

2012

Organización

Institute of Electrical and Electronics Engineers (IEEE)

Alcance

Este estándar representa una fusión de dos estándares anteriores: lenguaje de descripción de hardware (HDL) IEEE Std 1364-2005 Verilog y lenguaje de verificación, especificación y diseño de hardware unificado SystemVerilog IEEE Std 1800-2005. El estándar SystemVerilog 2005 define extensiones al estándar Verilog 2005. Estos dos estándares fueron diseñados para usarse como un solo idioma. Fusionando el idioma base Verilog...