JEDEC JESD202-2006
Método para caracterizar la distribución del tiempo de falla de electromigración de interconexiones bajo estrés de temperatura y corriente constante

Estándar No.

JEDEC JESD202-2006

Fecha de publicación

2006

Organización

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

Alcance

Este es un método de prueba de estrés acelerado para determinar estimaciones de muestra y sus límites de confianza del tiempo medio hasta falla, sigma y percentil temprano de una distribución log-normal, que se utilizan para caracterizar la distribución de tiempo de falla de electromigración de equivalentes. Líneas metálicas sometidas a una tensión constante de densidad de corriente y temperatura. La falla se define como algún aumento fraccional preseleccionado en la resistencia de la línea bajo prueba. Se proporcionan procedimientos de análisis para analizar datos de tiempo de falla completos, individuales y censurados correctamente. En el Anexo A se proporcionan ejemplos de cálculos para datos completos y censurados a la derecha. Los análisis no están destinados al caso en que la distribución de fallas no se puede caracterizar por una única distribución log-normal.