JEDEC JESD82-29-2009
Definición del controlador de reloj de registro SSTE32882 con paridad y selecciones de chip cuádruple para aplicaciones DDR3 RDIMM

Estándar No.

JEDEC JESD82-29-2009

Fecha de publicación

2009

Organización

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

Estado