IEC 62530:2011*IEEE Std 1800:2011
Estándar internacional IEEE/IEC - SystemVerilog - Lenguaje de verificación, especificación y diseño de hardware unificado

Estándar No.

IEC 62530:2011*IEEE Std 1800:2011

Fecha de publicación

2011

Organización

Institute of Electrical and Electronics Engineers (IEEE)

Estado

Remplazado por

IEC 62530:2021

Ultima versión

IEC 62530:2021

Alcance

Este estándar representa una fusión de dos estándares anteriores: IEEE Std 1364™-2005 Verilog lenguaje de descripción de hardware (HDL) y IEEE Std 1800-2005 SystemVerilog unificado diseño, especificación y lenguaje de verificación de hardware. El estándar SystemVerilog 2005 define extensiones al Verilog 2005. estándar. Estos dos estándares fueron diseñados para usarse como un solo lenguaje. Fusionando el lenguaje base Verilog...

IEC 62530:2011*IEEE Std 1800:2011 Historia

• 2021 IEC 62530:2021 SystemVerilog: lenguaje unificado de verificación, especificación y diseño de hardware
• 2011 IEC 62530:2011*IEEE Std 1800:2011 Estándar internacional IEEE/IEC - SystemVerilog - Lenguaje de verificación, especificación y diseño de hardware unificado
• 2007 IEC 62530:2007 Estándar para SystemVerilog: lenguaje de verificación, especificación y diseño de hardware unificado