GSO IEC 60191-3:2015
Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados

Estándar No.
GSO IEC 60191-3:2015
Fecha de publicación
2015
Organización
GCC Standardization Organization
Ultima versión
GSO IEC 60191-3:2015
 
Alcance
Esta parte de IEC 60191 brinda orientación sobre la preparación de dibujos de esquemas de circuitos integrados.

GSO IEC 60191-3:2015 Historia

  • 2015 GSO IEC 60191-3:2015 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados

estándares y especificaciones

IEC 60191-3:1974 mecánica de dispositivos semiconductores. Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados. IEC 60191-3/AMD1:1983 Estandarización mecánica de dispositivos semiconductores. Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados. DANSK DS/EN 60191-3:2001 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados OS GSO IEC 60191-3:2015 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados NF C96-013-3*NF EN 60191-3:2000 Estandarización mecánica de dispositivos semiconductores - Parte 3: reglas generales para la preparación de esquemas de circuitos integrados DS/EN 60191-3:2001 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados NF EN 60191-3:2000 Estandarización mecánica de dispositivos semiconductores - Parte 3: reglas generales para la preparación de esquemas de circuitos integrados UNE-EN 60191-3:2001 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados. IEC 60191-3:1999 Estandarización mecánica de dispositivos semiconductores - Parte 3: Reglas generales para la preparación de esquemas de circuitos integrados


© 2025 Reservados todos los derechos.