Desarrolla un lenguaje que proporcionará una descripción suficiente de un núcleo para respaldar la reutilización de los datos de prueba desarrollados para ese núcleo después de la integración en entornos SoC [Systems on Chip] y para permitir la creación de patrones de prueba para la lógica en el SoC externo al centro.
ANSI/IEEE 1450.6:2005 Historia
2005ANSI/IEEE 1450.6:2005 Lenguaje de interfaz de prueba estándar (STIL) para datos vectoriales de prueba digitales: lenguaje de prueba central (CTL)