El propósito de este documento de orientación (en adelante, el documento) es presentar diferentes tecnologías de verificación y proporcionar una definición unificada de los términos involucrados en estas tecnologías. Este documento está escrito para ingenieros dedicados al desarrollo y diseño de núcleos IP de circuitos integrados (núcleos de propiedad intelectual, en adelante denominado IP) y sistemas en chip (en adelante, denominados SoC). Esto incluye al personal de ingeniería involucrado en el diseño y la verificación de la creación de IP, así como a aquellos involucrados en la integración y verificación de IP para el diseño de SoC. Al final de los Capítulos 1, 2 y 3, se enumeran los términos utilizados en el capítulo.
SJ/Z 11359-2006 Documento de referencia
SJ/Z 11358-2006 Taxonomía del modelo de núcleo IP de circuito integrado
SJ/Z 11359-2006 Historia
2006SJ/Z 11359-2006 Taxonomía de verificación funcional para el desarrollo e integración de núcleos IP de circuitos integrados.