Define un método de bajo costo para probar la interconexión de circuitos integrados de memoria (IC) complejos y discretos donde no hay pines adicionales para pruebas disponibles y la implementación de escaneo de límites (IEEE Std 1149.1) no es factible. Este estándar describe las reglas de implementación para la lógica de prueba y los métodos de acceso/salida del modo de prueba en circuitos integrados compatibles. El estándar se limita a la descripción del comportamiento de la implementación y no incluirá el diseño técnico de la lógica de prueba ni del circuito de control del modo de prueba.
ANSI/IEEE 1581:2011 Historia
2011ANSI/IEEE 1581:2011 Estándar para arquitectura y protocolo de prueba de interconexión de componentes estáticos