LST EN 60191-6-5-2002
Estandarización mecánica de dispositivos semiconductores. Parte 6-5: Reglas generales para la preparación de dibujos esquemáticos de paquetes de dispositivos semiconductores montados en superficie. Guía de diseño para una matriz de rejilla de bolas de paso fino (FBGA) (IEC 60191-6-5:2001)

Estándar No.

LST EN 60191-6-5-2002

Fecha de publicación

2002

Organización

Lithuanian Standards Office

Ultima versión

LST EN 60191-6-5-2002

LST EN 60191-6-5-2002 Historia

• 2002 LST EN 60191-6-5-2002 Estandarización mecánica de dispositivos semiconductores. Parte 6-5: Reglas generales para la preparación de dibujos esquemáticos de paquetes de dispositivos semiconductores montados en superficie. Guía de diseño para una matriz de rejilla de bolas de paso fino (FBGA) (IEC 60191-6-5:2001)