IEEE 1149.1-2013 Estándar IEEE para puerto de acceso a pruebas y arquitectura de escaneo de límites normas y especificaciones

Alcance: Esta norma define la lógica de prueba que puede incluirse en un circuito integrado para proporcionar enfoques estandarizados para: probar las interconexiones entre circuitos integrados una vez ensamblados en una placa de circuito impreso u otro sustrato, probar el propio circuito integrado, y observar o modificar la actividad del circuito durante el funcionamiento normal del componente. La lógica de prueba consta de un registro de escaneo de límites y otros componentes, y se accede a ella a través de un puerto de acceso de prueba (TAP).

IEEE 1149.1-2013 Documento de referencia

IEEE Std 1076 Manual de referencia del estándar IEEE para el lenguaje VHDL - Redline
IEEE Std 1149.4 Estándar de IEEE para un Puente de Prueba Mixto de Señales
IEEE Std 1149.6 Estándar IEEE para pruebas de escaneo de límites de redes digitales avanzadas
IEEE Std 1149.8.1 Estándar IEEE para estímulo de interconexiones basado en escaneo de límites a componentes pasivos y/o activos
IEEE Std 1451.0 Estándar IEEE para una interfaz de transductor inteligente para sensores y actuadores: funciones comunes, protocolos de comunicación y formatos de hoja de datos electrónica del transductor (TEDS)

2013 IEEE 1149.1-2013 Estándar IEEE para puerto de acceso a pruebas y arquitectura de escaneo de límites
2001 IEEE 1149.1-2001 Puerto de acceso de prueba estándar IEEE y arquitectura de escaneo de límites
1993 IEEE 1149.1-1993 Pruebe el puerto de acceso y la arquitectura de escaneo de límites
1990 IEEE 1149.1-1990 Puerto de acceso de prueba estándar y arquitectura de escaneo de límites (documento IEEE Computer Society; incluye 1149.1A-1993)