Esta norma establece los requisitos para el acceso de prueba y las estructuras de escaneo de límites en circuitos integrados. Su propósito es facilitar la verificación de la funcionalidad y la depuración de dispositivos electrónicos mediante la implementación de interfaces estandarizadas. Define un conjunto de señales de control y datos que permiten la interconexión de múltiples componentes dentro de un sistema complejo. El método especificado permite la inyección de patrones de prueba y la observación de respuestas sin necesidad de accesos físicos directos a cada pin. Esto mejora significativamente la eficiencia en el diseño y la producción de equipos electrónicos modernos. La documentación detalla las arquitecturas de los registros de prueba, los mecanismos de secuencia y los protocolos de comunicación asociados. Además, proporciona lineamientos para la implementación de cadenas de dispositivos que operan de manera coordinada. Su aplicación es fundamental en industrias que requieren altos niveles de fiabilidad y mantenibilidad en sus circuitos digitales.
*** Tenga en cuenta: esta descripción puede no ser precisa; consulte la documentación oficial.
IEEE 1149.1-1993 Historia
2013IEEE 1149.1-2013 Estándar IEEE para puerto de acceso a pruebas y arquitectura de escaneo de límites
2001IEEE 1149.1-2001 Puerto de acceso de prueba estándar IEEE y arquitectura de escaneo de límites
1993IEEE 1149.1-1993 Pruebe el puerto de acceso y la arquitectura de escaneo de límites
1990IEEE 1149.1-1990 Puerto de acceso de prueba estándar y arquitectura de escaneo de límites (documento IEEE Computer Society; incluye 1149.1A-1993)